1樓：
去耦電容一般選用陶瓷電容，每個積體電路都須使用電容將各電源引腳連線到器件上的地，原因有兩個，乙個是防止雜訊影響其本身的效能，另乙個是防止它傳輸雜訊而影響其它電路的效能
而積體電路需要自己的去耦電容是為了保證高頻輸入和輸出
電力線就像天線一樣，可能會拾取其它地方的高頻雜訊，然後通過電場、磁場、電磁場和直接傳導等方式耦合到系統中
電源端的高頻雜訊會影響許多電路的效能，因此，須將積體電路電源上存在的任何高頻雜訊短接到地
為實現雜訊短接，我們不能使用導體，因為它會造成直流短路，燒毀保險絲，但可以使用陶瓷電容(通常為1nf至100nf)，它不僅能隔直，而且能實現高頻雜訊的短路連線
例如25px導線或pc走線具有大約8nh的電感(5ω、100mhz時)，很難形成短路
用作高頻短路的電容須具有較低的引線和pc走線電感，因此，各電源電容須非常靠近它去耦的ic的兩個引腳，選擇內部電感較低的陶瓷電容也很重要，通常使用陶瓷電容
許多積體電路中的電路會在電源端產生高頻雜訊，這種雜訊須通過跨接在電源上的電容進行短路，以免破壞系統的其它部分
因此，每個積體電路的每個電源引腳都應通過電感非常低的陶瓷電容連線到積體電路的地引腳，地引腳可能有多個，須利用較寬的低電感pc走線將所有地引腳接合在一起，使之成為單個低阻抗等電位星型接地點
2樓：匿名使用者
因為on-die電容做出來容值都很小，基本都是pf級，沒辦法做nf級uf級的，而且on-die電容的成本很高，另外晶元受限於封裝大小，也不可能做很多封裝電容，所以片外的去耦電容必不可少。
為什麼積體電路需要自己的去耦陶瓷電容？
3樓：匿名使用者
每個積體電路都須使用電容將各電源引腳連線到器件上的地，原因有兩個，乙個是防止雜訊影響其本身的效能，另乙個是防止它傳輸雜訊而影響其它電路的效能。而積體電路需要自己的去耦電容是為了保證高頻輸入和輸出。
電力線就像天線一樣，可能會拾取其它地方的高頻雜訊，然後通過電場、磁場、電磁場和直接傳導等方式耦合到系統中。電源端的高頻雜訊會影響許多電路的效能，因此，須將積體電路電源上存在的任何高頻雜訊短接到地。
配置去耦陶瓷電容有什麼建議？
4樓：
● 電源輸入端跨接乙個10～100uf的電解電容器，如果印製電路板的位置允許，採用100uf以上的電解電容器的抗干擾效果會更好。
2/8● 為每個積體電路晶元配置乙個0.01uf的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個晶元配置乙個1～10uf鉭電解電容器，這種器件的高頻阻抗特別小，在500khz～20mhz範圍內阻抗小於1ω，而且漏電流很小（0.
5ua以下）。對於雜訊能力弱、關斷時電流變化大的器件和rom、ram等儲存型器件，應在晶元的電源線（vcc）和地線（gnd）間直接接入去耦電容。
3/8● 去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。
4/8● 在印製板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須rc 電路來吸收放電電流。一般 r 取 1 ~ 2k，c取2.2 ~ 47uf。
5/8● cmos的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
6/8● 設計時應確定使用高頻低頻中頻三種去耦電容，中頻與低頻去耦電容可根據器件與pcb功耗決定,可分別選47-1000uf和470-3300uf；高頻電容計算為: c=p/v*v*f。
7/8● 每個積體電路乙個去耦電容。每個電解電容邊上都要加乙個小的高頻旁路電容。
8/8● 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電時，外殼要接地。
去耦陶瓷電容在有源器件的作用是什麼？
5樓：拱若
去耦陶瓷電容是電路中裝設在元件的電源端的電容，此電容可以提供較穩定的電源，同時也可以降低元件耦合到電源端的雜訊，間接可以減少其它元件受此元件雜訊的影響
有源器件在開關時產生的高頻開關雜訊將沿著電源線傳播，去耦陶瓷電容的主要功能就是提供乙個區域性的直流電源給有源器件，以減少開關雜訊在板上的傳播和將雜訊引導到地
旁路電容在積體電路電源和地之間有兩個作用：一方面是本積體電路的蓄能電容，另一方面旁路掉該器件的高頻雜訊
數位電路中典型的去耦陶瓷電容值是0.1μf
這個電容的分布電感的典型值是5nh
0.1μf的去耦陶瓷電容有5nh的分布電感，它的並行共振頻率大約為7mhz
也就是對於10mhz以下的雜訊有較好的去耦效果，對40mhz以上的雜訊幾乎不起作用
1μf、10μf的電容，並行共振頻率在2mhz以上，去除低頻雜訊的效果要好一些
每10片左右積體電路要加一片充放電電容，或1個蓄能電容，可選10μf左右
不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感
要使用鉭電容或聚碳酸酯電容
去耦陶瓷電容的選用並不嚴格，其電容值可按c=1/f來計算，即10mhz取0.1μf，100mhz取0.01μf
6樓：匿名使用者
為什麼最近一段時間關於各種電容器的垃圾提問這麼多呢？提問者是有精神病嗎？
去耦陶瓷電容在電源和地引腳的作用是什麼？
7樓：瓷谷科技
去耦電容是電路中裝設在元件的電源端的電容，此陶瓷電容可以提供較穩定的電源，同時也可以降低元件耦合到電源端的雜訊，間接可以減少其它元件受此元件雜訊的影響，去耦陶瓷電容用在放大電路中不需要交流的地方，用來消掉自激，使放大器穩定工作
電路中大部分量的交換主要集中於器件的電源和地引腳，而這些引腳又是單獨的直接和地電平面相連線的
這樣，電壓的波動實際上主要是由於電流的不合理分布引起
但電流的分布不合理主要是由於大量的過孔和隔離帶造成的
這種情況下的電壓波動將主要傳輸和影響到器件的電源和地線引腳上
增加去耦陶瓷電容可以減小積體電路晶元電源上的電壓瞬時過衝，去除電源上的毛刺的影響並減少在印製板上的電源環路的輻射
經過多次試驗發現，當去耦陶瓷電容直接連線在積體電路的電源管腿上而不是連線在電源層上時，其平滑毛刺的效果好
好的高頻去耦電容可以去除高到1ghz的高頻成份，陶瓷片電容或多層陶瓷電容的高頻特性較好
這裡我們選擇了0.1uf的去耦電容，本身帶有5nh分布電感，它的並行共振頻率大約在7mhz左右，也就是說對於10mhz以下的雜訊有較好的去耦作用
8樓：匿名使用者
去掉電源線路感應到的高頻干擾訊號，起旁路作用。
積體電路設計與整合系統專業適合讀研嗎？
積體電路設計考研可以考範性微電子方向。可以衝刺清華，北大，次一點的就是九所示範性微電子學院。積體電路 積體電路 integrated circuit 是一種微型電子器件或部件。採用一定的工藝，把乙個電路中所需的電晶體 電阻 電容和電感等元件及佈線互連一起，製作在一小塊或幾小塊半導體晶元或介質基片上，...
積體電路使用高強高導銅的好處是什麼
高強高導銅用在積體電路中的好處 1 導熱係數達524w mk，散熱效能高出紫銅散熱器30 以上！2 高強高導同導電率根據強度變化，在98 104 之間3 機械效能好 抗拉強度 370 390mpa，屈服強度 320mpa，硬度 hrb54 55，延伸率 9 熱導率 524w mk 銅合金 coppe...
學積體電路設計與整合系統專業的，跨專業考研
這個專業比較辛苦，但是也是相對比較賺錢的專業。如果單從錢途來說還是不錯的。但是考慮到適合不適合，你倒可以考慮學其他專業，比如經濟管理，或者人力資源什麼的。我有朋友也跨考其他專業。積體電路設計與整合系統專業要不要考研 要想進一步的深造 研究就應該考研！考研後可以得到更多的知識，發展潛力也更大。積體電路...
為什么積體電路不能完全取代分立元件
積體電路製造，晶元面積是第一要素 部分元器件尺寸受限，是無法整合的，最明顯的是電容和電感 以常用的220v耐壓的電解電容為例，要想在積體電路裡實現220v的耐壓 容值幾十uf的電容，工藝成本本身就會很高，因為，積體電路裡面的電容一般耐壓都小於5v，目前還沒有公司能整合 220v耐壓電容的，而且在同等...
積體電路通用型和專用型的區別，汽車普通晶元和專用晶元的區別
通用型的都是具有某一種或幾種功能的電路可以用在不同的地方，為了便於相容不同的應用場合，會有一些設定。比如微控制器，fpga，dsp，74xx,都是通用的積體電路。專用型的，就是只能用於一種或少數種電子產品，比如 中的解碼晶元。通用型指的是按照標準輸入輸出要求模式，完成某一特定功能的積體電路，比如各種...